SERDES hiwa para sa platform Asic

LSI Logic ay idinagdag sa RapidChip nakabalangkas Asic pamilya bagong mga pagpipilian sa disenyo para sa mataas na bilis ng mga aplikasyon ng serye.

Magagamit na hanggang sa 48 mga elemento ng SERDES (serialiser / deserialiser), hanggang sa limang milyong mga pintuan at 3.7Mbits ng RAM, batay sa kamakailan na ipinakilala ng firm na arkitektura ng memorya ng MatrixRAM. Mayroon ding suporta para sa mga interface ng memorya ng bandwidth tulad ng DDR2 at QDR.

Tinatawag na pamilyang Xtreme2, nag-aalok ito ng iba't ibang mga kombinasyon ng SERDES sa ilalim ng mga pangalan ng GigaBlaze at Hydra. Sa mga rate ng data hanggang sa 4.25Gbit / s, sinusuportahan ang mga pamantayan, ngunit hindi limitado sa, Gigabit Ethernet, 10 Gigabit Ethernet (XAUI), PCI Express (kabilang ang ASI), Fiber Channel, InfiniBand, CX4, Serial Rapid IO, SGMII, SPI4.2, SPI5, SAS, SATA, at pamantayan ng HyperTransport.

Ang arkitektura ng MatrixRAM ay binubuo ng mga arrays ng memorya na maaaring magamit nang isa-isa o pinagsama upang mabuo ang mas malaking alaala na na-configure sa iba't ibang mga lapad at kalaliman.

Ang mga suportadong pamantayan sa memorya ay kinabibilangan ng DDR2, na umuusbong bilang pinakapangunahing teknolohiya ng memorya sa kompyuter ng negosyo; Karaniwan ang RLDRAM2 at FCRAM2 sa mataas na pagganap ng networking at QDR na pangkaraniwan sa imbakan ng networking.

Ang mga mabilis na LVDS na bus tulad ng SPI-4.2 ay maaaring maipatupad sa Configurable I / O.

www.lsilogic.com

Tel: 01344 413204